[外商半導體設計公司]資深IC實體設計(APR)工程師

[外商半導體設計公司]資深IC實體設計(APR)工程師

工作內容: 

• 負責IC的實體設計，涵蓋以下領域：floorplan、power plan、實體綜合（Physical Synthesis）、時鐘樹綜合（Clock Tree Synthesis）、佈線（Routing）以及DRC/LVS，並從設計到Tapeout。 

 需求條件: 

1. 精通Synopsys工具（ICC2或FC & PrimeTime）或Cadence工具（Innovus & Tempus）的使用。 

2. 熟悉完整的netlist-to-GDSII設計流程，涵蓋floorplanning、電源網格設計、時鐘樹綜合、佈局與路由，以及實體驗證等工作。 

3. 具有層次化實現經驗，了解低功耗設計流程、時序閉合、IR drop分析及交叉干擾分析等。 

4. 必須具有FinFet設計經驗，並具備整體晶片整合經驗者尤佳。 

5. 具備C/C++、tcl、perl、tk、python或Web設計（html/css/javascript）等編程語言的經驗者為加分項。